Výkonový MOSFET sa tiež delí na typ križovatky a typ s izolovanou bránou, ale zvyčajne sa vzťahuje hlavne na typ s izolovanou bránou MOSFET (Metal Oxide Semiconductor FET), označovaný ako výkonový MOSFET (Power MOSFET). Prechodový tranzistor s efektom výkonového poľa sa všeobecne nazýva elektrostatický indukčný tranzistor (Static Induction Transistor - SIT). Vyznačuje sa napätím brány na riadenie odtokového prúdu, obvod pohonu je jednoduchý, vyžaduje malý výkon pohonu, rýchla rýchlosť spínania, vysoká prevádzková frekvencia, tepelná stabilita je lepšia akoGTR, ale jeho súčasná kapacita je malá, nízke napätie, všeobecne platí len pre výkon nie väčší ako 10 kW výkonových elektronických zariadení.
1. Štruktúra výkonového MOSFET a princíp fungovania
Typy výkonových MOSFET: podľa vodivého kanála je možné rozdeliť na P-kanál a N-kanál. Podľa brány možno amplitúdu napätia rozdeliť na; typ vyčerpania; keď je hradlové napätie nulové, keď pól kolektora-zdroj medzi existenciou vodivého kanála, zosilnené; pre N (P) kanálové zariadenie je hradlové napätie väčšie ako (menej ako) nula pred existenciou vodivého kanála, výkonový MOSFET je hlavne posilnený N-kanálom.
1.1 VýkonMOSFETštruktúru
Vnútorná štruktúra výkonových MOSFET a elektrické symboly; jeho vedenie len jeden nosič polarity (polys) zapojený do vodivého, je unipolárny tranzistor. Vodivý mechanizmus je rovnaký ako nízkoenergetický MOSFET, ale štruktúra má veľký rozdiel, nízkoenergetický MOSFET je horizontálne vodivé zariadenie, výkonový MOSFET väčšinu vertikálnej vodivej štruktúry, tiež známy ako VMOSFET (Vertical MOSFET) , čo výrazne zlepšuje odolnosť zariadenia MOSFET voči napätiu a prúdu.
Podľa rozdielov vo vertikálnej vodivej štruktúre, ale tiež rozdelené na použitie drážky v tvare V na dosiahnutie vertikálnej vodivosti VVMOSFET a má vertikálnu vodivú dvojito rozptýlenú štruktúru MOSFET z VDMOSFET (Vertical Double-diffusedMOSFET), tento článok je diskutovaný hlavne ako príklad zariadení VDMOS.
Výkonové MOSFETy pre viacnásobnú integrovanú štruktúru, ako napríklad medzinárodný usmerňovač (International Rectifier) HEXFET využívajúci šesťhrannú jednotku; Siemens (Siemens) SIPMOSFET s použitím štvorcovej jednotky; Motorola (Motorola) TMOS s použitím obdĺžnikovej jednotky s usporiadaním tvaru "Pin".
1.2 Princíp činnosti výkonového MOSFETu
Cut-off: medzi pólmi zvodného zdroja plus kladným napájaním, póly hradla a zdroja medzi napätím je nula. p základná oblasť a N driftová oblasť vytvorená medzi PN prechodom J1 spätné predpätie, žiadny prúd nepreteká medzi pólmi zvodu-zdroja.
Vodivosť: S kladným napätím UGS aplikovaným medzi svorky hradla-zdroja je hradlo izolované, takže netečie žiadny hradlový prúd. Kladné napätie hradla však vytlačí diery v P-oblasti pod ním a pritiahne oligony-elektróny v P-oblasti na povrch P-oblasti pod hradlom, keď je UGS väčší ako UT (zapínacie napätie alebo prahové napätie), koncentrácia elektrónov na povrchu oblasti P pod bránou bude väčšia ako koncentrácia dier, takže polovodič typu P sa invertuje na typ N a stane sa obrátená vrstva a obrátená vrstva tvorí N-kanál a spôsobuje, že PN prechod J1 zmizne, odtok a zdroj je vodivý.
1.3 Základné charakteristiky výkonových MOSFETov
1.3.1 Statické charakteristiky.
Vzťah medzi zberným prúdom ID a napätím UGS medzi hradlovým zdrojom sa nazýva prenosová charakteristika MOSFET, ID je väčšie, vzťah medzi ID a UGS je približne lineárny a sklon krivky je definovaný ako transkonduktancia Gfs. .
Odtokové voltampérové charakteristiky (výstupné charakteristiky) MOSFET: medzná oblasť (zodpovedajúca medznej oblasti GTR); oblasť nasýtenia (zodpovedajúca oblasti amplifikácie GTR); nesaturovanej oblasti (zodpovedajúcej saturačnej oblasti GTR). Výkonový MOSFET pracuje v spínacom stave, tj prepína tam a späť medzi medznou oblasťou a nesaturovanou oblasťou. Výkonový MOSFET má parazitnú diódu medzi svorkami kolektor-zdroj a zariadenie vedie, keď je medzi svorkami kolektor-zdroj privedené spätné napätie. Odpor v zapnutom stave výkonového MOSFETu má kladný teplotný koeficient, ktorý je priaznivý na vyrovnávanie prúdu pri paralelnom zapojení zariadení.
1.3.2 Dynamická charakterizácia;
jeho testovací obvod a priebehy procesu spínania.
Proces zapínania; čas oneskorenia zapnutia td(on) - časový úsek medzi okamihom vpredu a okamihom, kedy sa začne objavovať uGS = UT a iD; čas nábehu tr- čas, kedy uGS stúpa z uT na hradlové napätie UGSP, pri ktorom MOSFET vstúpi do nenasýtenej oblasti; hodnota ustáleného stavu iD je určená napájacím napätím odberu, UE a odberom. Veľkosť UGSP súvisí s hodnotou iD v ustálenom stave. Keď UGS dosiahne UGSP, pokračuje v stúpaní pôsobením hore, kým nedosiahne ustálený stav, ale iD sa nemení. Čas zapnutia ton-Súčet času oneskorenia zapnutia a času nábehu.
Čas oneskorenia vypnutia td(off) - Časový úsek, kedy iD začne klesať na nulu od času nahor klesne na nulu, Cin sa vybije cez Rs a RG a uGS klesne na UGSP podľa exponenciálnej krivky.
Falling time tf- Časové obdobie, odkedy uGS pokračuje v poklese z UGSP a iD klesá, kým kanál nezmizne pri uGS < UT a ID klesne na nulu. Čas vypnutia toff- Súčet času oneskorenia vypnutia a času pádu.
1.3.3 Rýchlosť prepínania MOSFET.
Rýchlosť spínania MOSFET a nabíjanie a vybíjanie Cin má skvelý vzťah, používateľ nemôže znížiť Cin, ale môže znížiť vnútorný odpor hnacieho obvodu Rs, aby sa znížila časová konštanta, zrýchlila rýchlosť spínania, MOSFET sa spolieha iba na polytronickú vodivosť, nedochádza k žiadnemu oligotronickému ukladaciemu efektu, a preto je proces vypnutia veľmi rýchly, spínací čas 10-100 ns, prevádzková frekvencia môže byť až 100 kHz alebo viac, je najvyššia z hlavných výkonových elektronických zariadení.
Zariadenia riadené poľom nevyžadujú v pokoji takmer žiadny vstupný prúd. Počas procesu spínania je však potrebné nabiť a vybiť vstupný kondenzátor, čo si stále vyžaduje určitú hnaciu silu. Čím vyššia je spínacia frekvencia, tým väčší je potrebný výkon pohonu.
1.4 Zlepšenie dynamického výkonu
Okrem aplikácie zariadenia je potrebné zvážiť aj napätie zariadenia, prúd, frekvenciu, ale tiež musí pri aplikácii ovládať, ako zariadenie chrániť, aby nedošlo k prechodnému poškodeniu zariadenia. Tyristor je samozrejme kombináciou dvoch bipolárnych tranzistorov, spojených s veľkou kapacitou vďaka veľkej ploche, takže jeho dv/dt schopnosť je zraniteľnejšia. Pre di/dt má tiež problém s rozšírenou oblasťou vedenia, takže to tiež prináša dosť vážne obmedzenia.
Prípad výkonového MOSFETu je úplne iný. Jeho schopnosť dv/dt a di/dt sa často odhaduje z hľadiska schopnosti za nanosekundu (skôr ako za mikrosekundu). Ale napriek tomu má dynamické obmedzenia výkonu. Tie možno chápať z hľadiska základnej štruktúry výkonového MOSFETu.
Štruktúra výkonového MOSFETu a jeho zodpovedajúceho ekvivalentného obvodu. Okrem kapacity v takmer každej časti zariadenia je potrebné zvážiť, že MOSFET má paralelne zapojenú diódu. Z istého pohľadu existuje aj parazitný tranzistor. (Rovnako ako IGBT má aj parazitný tyristor). Toto sú dôležité faktory pri štúdiu dynamického správania MOSFETov.
Po prvé, vnútorná dióda pripojená k štruktúre MOSFET má určitú lavínovú schopnosť. Zvyčajne sa to vyjadruje ako schopnosť jednej lavíny a schopnosť opakovanej lavíny. Keď je reverzný di/dt veľký, dióda je vystavená veľmi rýchlemu impulznému hrotu, ktorý má potenciál vstúpiť do lavínovej oblasti a potenciálne poškodiť zariadenie, keď sa prekročí jeho lavínová schopnosť. Rovnako ako u každej PN prechodovej diódy je skúmanie jej dynamických charakteristík pomerne zložité. Sú veľmi odlišné od jednoduchej koncepcie PN prechodu vedúceho v doprednom smere a blokujúceho v opačnom smere. Keď prúd rýchlo klesne, dióda stratí svoju schopnosť spätného blokovania na dobu známu ako čas spätného zotavenia. existuje aj obdobie, kedy sa vyžaduje, aby PN prechod viedol rýchlo a nevykazuje veľmi nízky odpor. Akonáhle dôjde k doprednému vstrekovaniu do diódy vo výkonovom MOSFETe, vstrekované menšinové nosiče tiež zvyšujú zložitosť MOSFETu ako multitronického zariadenia.
Prechodné stavy úzko súvisia s líniovými stavmi a tomuto aspektu treba pri aplikácii venovať dostatočnú pozornosť. Je dôležité mať hlboké znalosti o zariadení, aby sa uľahčilo pochopenie a analýza príslušných problémov.
Čas odoslania: 18. apríla 2024
